PAT-NO:

JP401016025A

DOCUMENT-IDENTIFIER: JP 01016025 A

TITLE:

A/D CONVERTER

PUBN-DATE:

January 19, 1989

INVENTOR-INFORMATION:

NAME

KURISU, MASAKAZU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP62172125

APPL-DATE: July 9, 1987

INT-CL (IPC): H03M001/36

US-CL-CURRENT: 148/565, 341/118

ABSTRACT:

PURPOSE: To attain a countermeasure against malfunctions such as deletion

data caused by erroneous operation, correction by proper interpolation and execution of re-measurement by adding a malfunction detection circuit detecting a malfunction of a comparator.

CONSTITUTION: The titled converter consists of a comparator array 1, a reference resistor array 2, an E<SB>x</SB>OR gate array 3, a 3-bit encoder 4, a latch 5 and a malfunction detection circuit 6. The malfunction detection circuit 6 consists of an AND gate ANDing the two adjacent inputs among inputs

05/12/2003, EAST Version: 1.03.0002

to the encoder 4 and an OR gate ORing all the output. Thus, the malfunction that the two inputs adjacent to the encoder 4 go to '1' is detected by inverting the comparator output. Thus, the countermeasure against malfunction such as correction of the data including error by means of interpolation is attained.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-16025

@Int_Cl_4 H 03 M 1/36

識別記号

庁内整理番号

④公開 昭和64年(1989)1月19日

6832 - 5 J

審査請求 未請求 発明の数 1 (全4頁)

会発明の名称 AD変換器

> ②特 願 昭62-172125 御出 願 昭62(1987)7月9日

母発 明 者 栗 栖 正 和

東京都港区芝5丁目33番1号 日本電気株式会社内

金出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

迎代 理 人 弁理士 内原

売明の名称 AD変換器

特許請求の範囲

リファレンス電圧を分割し2M -1個(Nは2 以上の自然数)の基準電圧を供給する基準抵抗列 と、入力電圧と2m-1個の該基準電圧とを入力 する2m-1個の比較器と、隣接する2つの該基 準電圧に対応する該比較器出力の排他的論理和を とる 2 M - 2 個の排他的論理和ゲートと、最上位 に位置する該比較器出力と該排他的論理和ゲート 出力とをNビットに符号化するエンコーダとを有 するNピット並列型AD交換器において、該エン コーダの入力のうち基準低抗列に対応し隣接する ートと、該論理積ゲートの全ての出力の論理和を とる1個の論理和ゲートからなる誤動作検出回路 を備えて成ることを特徴とするAD変換器。

発明の詳細な説明

〔産業上の利用分野〕

本発明はアナログ信号をディジタル信号に変換 するAD変換器に関し、特にNピットの分解能を 得るために2"-1個の比較器を有する並列型 AD交換器に関する.

〔従来の技術〕

第4図に従来のこの種のAD変換器の一例の回 路図を3ピッドの場合について示したものであ る。第4図において、1は比較器列、2は基準低 抗列、3は排他的論理和ゲート、列、4は3ビット エンコーダ、5はラッチで、各々の比較器は入力 電圧 Viaとリファレンス電圧 Vie,から基準抵抗 列2を通して得られる基準電圧とを比較し、隣接 する2個の比較器の出力の排他的論理和を排他的 論理和ゲート(以下 E x O R ゲートという)でと ることにより入力電圧レベルを検出し、それら Ex ORゲートの出力と最上位比較器の出力とを エンコーダにより符号化し、クロックCLKに同

切して 3 ビットのディジタル 信号 2 2 · 2 1 · 20を出力していた。

(発明が解決しよとする問題点)

従来の A D 変換器はこのようにディジタル 出力 を得ていたので、ある比較器が誤動作すると実際 とはまったく異なるディジタル出力が得られる場 合があるという欠点がある。

例えば、第4図に示した3ピットAD変換器に おいて、入力電圧Viが7個の比較器のうち下位 から第3番目までの出力を「1」にし、残り全て の出力を「0」にするレベルに相当する場合、エ ンコーダ4を通した後の正しいディジタル出力は 「011(2進法)」すなわち「3(10進法)」 である。しかし、この入力電圧のときに下位から 第3番目の比較器の出力が「0」で第4番目の出 力が「1」になる誤動作が発生すると、エンコー ダ4の出力は「100(2進法)」すなわち「4 (10進法)」と、「011(2進法)」すなわ ち「3 (10進法)」と、「010 (2進法)」 すなわち「2(10進法)」とのビット論理和で

ある「111(2進法)」すなわち「7(10進 のような誤動作は、サンプリングレートと分解能 の増大とともに起こりやすくなる。

上述したAD変換器に対して、本発明は比較器 の誤動作を検出する認動作検出回路を付加するこ とにより、AD変換後のディジタル信号処理に誤 動作発生を知らせて、誤動作が生じたデータを削 除したり、あるいは適切は補間をして補正した り、あるいは再測定を行なわせる等の誤動作対策 を可能ならしめるという独創的内容を有する。

〔問題点を解決するための手段〕

本発明のAD変換器は、リファレンス電圧を分 割し2×-1個(Nは2以上の自然数)の基準電 正を供給する基準抵抗列と、入力電圧と2 ^N - 1 個の該基準電圧とを入力する2 ™ 一1個の比較器 と、隣接する2つの該基準電圧に対応する該比較 器出力の排他的論理和をとる2M-2個の排他的 論理和ゲートと、最上位に位置する該比較器出力 と該排他的論理和ゲート出力とをNピットに符号

化するエンコーダとを有するNピット並列型AD 変換器において、該エンコーダの入力のうち基準 る2m-2個の論理積ゲートと、該論理積ゲート の全ての出力の論理和をとる1個の論理和ゲート からなる認動作検出回路を備えて構成される。 (実施例)

次に、本発明の図面を参照して説明する。

第1図は本発明を3ビットAD変換器に適用 した一実施例の構成を示す回路図である。図に おいて、1は比較器列、2は基準抵抗列、3は ExORゲート列、4は3ビットエンコーダ、5 はラッチ、6は誤動作検出回路、7は誤動作情報 端子である。各々の比較器は入力電圧Viaとリフ ァレンス電圧Vrerから基準抵抗列を通して得ら れる基準電圧とを比較し、その隣接する2つの出 力の排他的論理和をExORゲートでとることに より入力電圧レベルを検出し、それらExORゲ ートの出力と最上位比較器の出力を3ビットエン コーダで符号化する。

一方、3ビットエンコーダ4の隣接する2つの 入力の論理積をANDゲートでとり、その全ての 抵抗列に対応し隣接する2個の入力の論理積をと、出力の論理和をORグートでとることにより、比 較器出力の反転によって3ビットエンコーダ4の 隣接する2個の入力が「1」になることを検出 し誤動作情報を得る。ラッチ5はクロック信号 CLKに同期してディジタル信号(22・21・ 20)と誤動作情報ERRとを出力する。

> 第2図は本発明の一応用例で、波形記録装置の ブロック図である。8は第1図で示した本苑明の AD変換器、9はRAM(ランダムアクセスメモ リ)、10はMPU(マイクロプロセッサユニッ ト)、11はアドレスジェネレータ、12は出力 装置である。入力電圧 Vinは本発明のAD変換器 8で変換され、ディジタル出力DATAと誤動作 情報ERRがRAM9に記録される。MPU10 は外部から供給されるクロック信号CLKに同 期して、RAM9と、RAM9にアドレス信号 ADDRESSを供給するアドレスジェネレータ 1 1 と、波形情報を出力する出力装置 1 2 とをコ

ントロール信号CTRLにより制御する。

この波形記録装置に第3図(a)に示すます。 力信号Viaが供給され、AD変換器の正式を 第1のAD変換の再にある比較数器の正にあると 数形ではいる。 数形ではいる。 をでする。全てのAD変換の がはいる。 をでする。 全でのAD変換が作り に、MPU10はRAM9の内の誤か作り に、MPU10はRAM9の内の誤か作り に、が発生したを ででででいる。 をでする。 をできる。 をでする。 をでする。 をでする。 をでする。 をでする。 をでする。 をでする。 をでする。 をできる。 をできる。 をできる。 をできる。 をできる。 をでする。 をでする。

この実施例ではMPU10がAD変換の譲動作をチェックするため、プログラミングによる高度な補間(この例では誤動作した前後のデータ算術平均)によって誤動作を補正することができるという利点がある。

〔発明の効果〕

以上説明したように本発明は、従来のAD交換

ることの説明図、第4図は従来の技術によるAD 変換器の一例を示す回路図である。


代理人 弁理士 内 原 智

器に対し、エンコーダの入力のうち隣接する2つの入力のうち隣接する2カカのうち隣接する80Rグートとなる出動の全ての論理和をとるORゲートとから器出力の企業により、比較器とつの作及がはよってエンコーダに隣接する2つのがした。 「1」になる誤動作をではいいのかった。 タを補間により補正する。 りしめるという効果がある。

また、本発明のAD変換器の後段でディジタル信号処理を行っているときは、誤動作情報に従ってこれにより生じたデータを落したり、再度AD変換処理を行ってデータを復活させることも可能とならしめるという効果もある。

図面の簡単な説明

第1図は本発明を3ビットAD変換器に適用した一実施例の構成を示す回路図、第2図は本発明のAD変換器を用いた波形記録装置の一例を示すブロック図、第3図は第2図の波形記録装置においてAD変換器の誤動作を算術平均により補間す



特開昭64-16025 (4)

